팹리스 반도체 기업 파네시아가 글로벌 기술기업 메타와 함께 CXL(Compute Express Link) 기반의 차세대 AI 데이터센터 확장 구조를 제시했다. 두 회사는 2026년 8월 10일 학술지 네이처 리뷰 일렉트리컬 엔지니어링(Nature Reviews Electrical Engineering) 3권 564~578쪽에 공동 리뷰 논문 ‘One-Chip-Like Datacenter Design Enabled by CXL-Based Scale-Up Fabrics’를 발표했다. 이 논문은 CXL을 활용해 공유 주소 공간과 하드웨어 중심 일관성 관리 범위를 랙 외부까지 확장하는 구조를 담고 있다.
하이 팬아웃 스위치·LAU로 캐시 일관성 도메인 확장
연구팀은 하이 팬아웃 논블로킹 스위치, 링크 가속 유닛(LAU), 패브릭 컨트롤러 등 전용 하드웨어를 제시하고 트레이·포드·패브릭 계층 구조를 설계했다. 이를 통해 칩 내부에서만 통용되던 실행 규칙과 일관성 관리를 데이터센터 규모까지 확장할 수 있다는 것이 핵심이다. 참조 조건에서 CPU 1개가 직접 관리할 수 있는 가속기 수는 기존 2개에서 16개로, 8배 늘어난다.
하나의 캐시 일관성 도메인에 연결되는 가속기 수는 최대 약 960개에 이른다. 이는 엔비디아 GB200 NVL72의 72-GPU 랙 구성과 비교하면 약 13배에 달하는 규모다. 랙 외부 데이터 접근 지연 역시 기존 마이크로초 단위에서 수백 나노초 단위로, 최대 10분의 1까지 줄어드는 것으로 나타났다. 다만 이 수치들은 참조 구성을 기준으로 한 설계상 분석 결과로, 실제 상용 데이터센터의 운영 실적과는 구분해서 볼 필요가 있다.
AI 인프라 경쟁, 개별 가속기 성능에서 연결 효율로 이동
AI 모델 규모가 커지면서 인프라 경쟁의 기준도 변화하고 있다. 개별 가속기의 성능보다 수백, 수천 개의 가속기를 얼마나 빠르고 안정적으로 연결하느냐가 데이터센터 설계의 핵심 과제로 떠올랐다는 것이다. 파네시아와 메타는 이번 논문에서 전기 신호의 물리적 도달 거리 한계를 극복하기 위한 방향으로 CXL 신호를 광통신으로 전달하는 CXL-over-Optics 방식도 함께 제시했다.
파네시아 정명수 대표이사는 “AI가 거대해질수록 개별 가속기의 성능만큼 수많은 가속기와 메모리를 얼마나 빠르고 효율적으로 연결하느냐가 중요하다”며 “이번 연구는 CXL을 기반으로 데이터센터 전체를 하나의 컴퓨팅 시스템처럼 동작시키는 차세대 AI 인프라의 방향을 제시했다는 데 의미가 있다”고 말했다.
연구팀은 논문에서 제시한 하이 팬아웃 논블로킹 스위치, LAU, 패브릭 컨트롤러 등 전용 하드웨어의 실리콘 검증 진행 상황도 함께 공개했다. CXL이라는 개방형 인터커넥트 표준을 축으로 한 이번 제안은 데이터센터 하드웨어 설계가 개별 반도체 성능 경쟁을 넘어 연결 구조 전체를 재설계하는 단계로 넘어가고 있음을 보여준다.